一、实验目的

1. 认识异步计数器的结构特点；

2. 了解基于JK触发器设计异步十进制计数器的方法过程。

二、实验器材

1. VCC

2. Ground

3. 上升沿触发JK触发器

4. 2输入与门

5. 脉冲电压源

6. 四输入七段数码管

7. 八通道示波器

三、实验原理

异步十进制加法计数器将4位二进制计数器在计数过程中跳过从1010到1111这6个状态而得到。图1为异步十进制计数器的电路。

图1  异步十进制计数器电路

如果计数器从Q₃Q₂Q₁Q₀=0000开始计数，由图可知在输入第8个计数脉冲以前FF₀、FF₁和FF₂的J和K始终为1。在此期间虽然Q₀输出的脉冲也送给了FF₃，但由于每次Q₀的上升沿到达J=Q₂Q₁=0，所以FF₃一直保持0状态不变。

当第8个计数脉冲输入时，由于J₃=K₃=0，所以Q₀的上升沿达到以后FF₃由0变为1。 同时，J₁也随Q₃'变为0状态。第9个计数脉冲输入以后，电路状态变成Q₃Q₂Q₁Q₀=1001。第10个计数脉冲输入后，FF₀翻转成0，同时Q₀的上升沿使FF₃置0，于是电路从1001返回到0000，跳过了1010-1111这6个状态，成为十进制计数器。图2为电路的时序图。

图2  电路的时序图